Guía docente de la asignatura
(1927) ARQUITECTURAS MULTIMEDIA Y DE PROPÓSITO ESPECÍFICO

Curso académico 2026/2027

  1. Identificación

    1. De la asignatura

      Curso Académico
      2026/2027
      Titulación
      GRADO EN INGENIERÍA INFORMÁTICA
      PROGRAMA ACADÉMICO DE SIMULTANEIDAD DE DOBLE TITULACIÓN CON ITINERARIO ESPECIFICO DE GRADO EN MATEMÁTICAS Y GRADO EN INGENIERÍA INFORMÁTICA
      Nombre de la asignatura
      ARQUITECTURAS MULTIMEDIA Y DE PROPÓSITO ESPECÍFICO
      Código
      1927
      Curso
      CUARTO
      QUINTO
      Carácter
      OPTATIVA
      Número de grupos
      2
      Créditos ECTS
      6.0
      Estimación del volumen de trabajo
      150.0
      150.0
      Organización temporal
      2º Cuatrimestre
      2º Cuatrimestre
      Idiomas en que se imparte
      Español
      Curso Académico 2026/2027
      Titulación

      GRADO EN INGENIERÍA INFORMÁTICA,

      PROGRAMA ACADÉMICO DE SIMULTANEIDAD DE DOBLE TITULACIÓN CON ITINERARIO ESPECIFICO DE GRADO EN MATEMÁTICAS Y GRADO EN INGENIERÍA INFORMÁTICA
      Nombre de la asignatura ARQUITECTURAS MULTIMEDIA Y DE PROPÓSITO ESPECÍFICO
      Código 1927
      Curso CUARTO QUINTO
      Carácter OPTATIVA
      Número de grupos 2
      Créditos ECTS 6.0
      Estimación del volumen de trabajo 150.0 150.0
      Organización temporal 2º Cuatrimestre 2º Cuatrimestre
      Idiomas en que se imparte Español

    2. Del profesorado: Equipo docente

      • ACACIO SANCHEZ, MANUEL EUGENIO Docente: GRUPO 1, GRUPO DTIE Coordinación de los grupos: GRUPO 1 Coordinador de la asignatura

        Categoría

        CATEDRATICOS DE UNIVERSIDAD

        Área

        ARQUITECTURA Y TECNOLOGÍA DE COMPUTADORES

        Departamento

        INGENIERÍA Y TECNOLOGÍA DE COMPUTADORES

        Correo electrónico / Página web / Tutoría electrónica

        meacacio@um.es Tutoría electrónica: No

        Teléfono, horario y lugar de atención al alumnado

      • FENOLLAR NAVARRO, ADRIAN Docente: GRUPO 1, GRUPO DTIE Coordinación de los grupos:

        Categoría

        INVESTIGADOR/A PREDOCTORAL (SÉNECA)

        Área

        No consta

        Departamento

        No consta

        Correo electrónico / Página web / Tutoría electrónica

        adrian.fenollarn@um.es Tutoría electrónica: No

        Teléfono, horario y lugar de atención al alumnado

      • VICENTE TOMAS, GERMAN Docente: GRUPO 1, GRUPO DTIE Coordinación de los grupos:

        Categoría

        CONTRATADO/A PREDOCTORAL (FPU-MECD)

        Área

        No consta

        Departamento

        No consta

        Correo electrónico / Página web / Tutoría electrónica

        german.v.t@um.es Tutoría electrónica: No

        Teléfono, horario y lugar de atención al alumnado

  2. Presentación

    Durante décadas, las sucesivas generaciones de computadores han ido ofreciendo aumentos exponenciales en términos de rendimiento por dólar, gracias fundamentalmente a las mejoras en introducidas en la tecnología usada para su construcción y a los avances en la arquitectura hardware de los mismos. Se calcula que un 50% de la ganancia de rendimiento acumulada durante este tiempo se ha debido a la reducción del tamaño de los transistores que cada generación de tecnología ha conllevado, lo que ha permitido que estos dispositivos pudiesen operar más rápidamente, y por lo tanto, ha dado lugar a un vertiginoso aumento de la frecuencia de reloj de los procesadores. Sin embargo, desde el año 2005 aproximadamente, las reducciones en el tamaño de los transistores no han ido acompañadas de aumentos significativos en la velocidad de operación de los mismos, y por lo tanto la frecuencia de reloj ha aumentado muy lentamente. Por lo tanto, la clave para mejorar el rendimiento desde entonces ha estado en la búsqueda de mejores arquitecturas hardware.

    Se ha demostrado que mediante la explotación de la especialización hardware es posible mejorar las prestaciones y la eficiencia energética hasta en un factor de 500x con respecto a los valores alcanzados por un procesador de propósito general tradicional. De esta forma, han ido emergiendo con fuerza durante las dos últimas décadas diferentes arquitecturas desarrolladas teniendo en cuenta las particularidades de las aplicaciones a las que han de dar soporte. La asignatura se concentra en las arquitecturas que explotan el paralelismo a nivel de datos, siendo las hoy en día omnipresentes GPUs su máximo exponente. Además, se prestará atención también a las extensiones vectoriales que hoy en día incorporan todos los procesadores de propósito general y que resultan fundamentales para el procesamiento de aplicaciones multimedia, así como al funcionamiento de las nuevas arquitecturas acelerador de Redes Neuronales Profundas que los distintos fabricantes de procesadores están lanzando al mercado. Además, el análisis de los diversos aspectos arquitectónicos se complementará con el estudio del lenguaje de diseño hardware (HDL) SystemVerilog, a través del cual se podrán plasmar diversas arquitecturas en circuitos funcionales.

  3. Condiciones de acceso a la asignatura

    1. Incompatibilidades

      No constan

    2. Requisitos

      No constan

    3. Recomendaciones

      Se recomienda haber superado la asignatura "Arquitectura y Organización de Computadores", si bien esto no resulta imprescindible.

  4. Competencias

    1. Competencias básicas

      • CB1: Que los estudiantes hayan demostrado poseer y comprender conocimientos en un área de estudio que parte de la base de la educación secundaria general, y se suele encontrar a un nivel que, si bien se apoya en libros de texto avanzados, incluye también algunos aspectos que implican conocimientos procedentes de la vanguardia de su campo de estudio
      • CB2: Que los estudiantes sepan aplicar sus conocimientos a su trabajo o vocación de una forma profesional y posean las competencias que suelen demostrarse por medio de la elaboración y defensa de argumentos y la resolución de problemas dentro de su área de estudio
      • CB4: Que los estudiantes puedan transmitir información, ideas, problemas y soluciones a un público tanto especializado como no especializado
      • CB5: Que los estudiantes hayan desarrollado aquellas habilidades de aprendizaje necesarias para emprender estudios posteriores con un alto grado de autonomía

    2. Competencias de la titulación

      • CGII1: Capacidad de análisis y síntesis.
      • CGII2: Capacidad de organización y planificación.
      • CGII3: Comunicación oral y escrita en la lengua nativa.
      • CGII4: Conocimiento de una lengua extranjera.
      • CGII6: Capacidad de gestión de la información.
      • CGII7: Resolución de problemas.
      • CGII8: Toma de decisiones.
      • CGII9: Trabajo en equipo.
      • CGII14: Razonamiento crítico.
      • CGII15: Compromiso ético.
      • CGII16: Aprendizaje autónomo.
      • CGII17: Adaptación a nuevas situaciones.
      • CGII18: Creatividad
      • CGII19: Liderazgo
      • CGII21: Iniciativa y espíritu emprendedor.
      • CGII22: Motivación por la calidad.
      • CGUM1: Ser capaz de expresarse correctamente en español en su ámbito disciplinar.
      • CGUM3: Ser capaz de gestionar la información y el conocimiento en su ámbito disciplinar, incluyendo saber utilizar como usuario las herramientas básicas en TIC.
      • CGUM4: Considerar la ética y la integridad intelectual como valores esenciales de la práctica profesional.
      • CGUM5: Ser capaz de proyectar los conocimientos, habilidades y destrezas adquiridos para promover una sociedad basada en los valores de la libertad, la justicia, la igualdad y el pluralismo.
      • CEII4: Capacidad para definir, evaluar y seleccionar plataformas hardware y software para el desarrollo y la ejecución de sistemas, servicios y aplicaciones informáticas.

    3. Competencias transversales y de materia

      • Comprender, comparar y utilizar las extensiones multimedia de los procesadores de propósito general
      • Comprender, comparar y utilizar los sistemas operativos para arquitecturas multimedia
      • Comprender, comparar y utilizar las arquitecturas de propósito específico
      • Capacidad de desarrollar procesadores específicos y sistemas empotrados, así como desarrollar y optimizar el software de dichos sistemas
      • Capacidad de analizar y evaluar arquitecturas de computadores, incluyendo plataformas paralelas y distribuidas, así como desarrollar y optimizar software para las mismas
      • Capacidad de analizar, evaluar y seleccionar las plataformas hardware y software más adecuadas para el soporte de aplicaciones empotradas y de tiempo real
      • Capacidad para analizar, evaluar, seleccionar y configurar plataformas hardware para el desarrollo y ejecución de aplicaciones y servicios informáticos

  5. Contenidos

    1. Teoría

      Tema 1: Introducción (4 horas)

      • Aspectos tecnológicos
      • Fuentes de paralelismo
      • Taxonomía de los computadores de Flynn
      • Formas de expresar el paralelismo
      • Modelo Roofline
      • Arquitectura de un modelo de Red Neuronal Profunda

      Tema 2: Arquitecturas Vectoriales y Ejecución SIMD (Single-Instruction, Multiple-Data) (6 horas)

      • Arquitectura vectorial básica
      • Computación y control de flujo
      • Operaciones de memoria
      • Operaciones horizontales
      • Ejemplo: microarquitectura del procesador SX-Aurora de NEC
      • Extensiones vectoriales en procesadores actuales: familia AVX
      • Ejemplo: programación de AVX y AVX2 mediante intrinsics

      Tema 3: Implementación de Sistemas Digitales (5 horas)

      • Arrays lógicos
      • Anatomía de una FPGA
      • Proceso de síntesis de un diseño
      • Introducción al lenguaje SystemVerilog
      • Construcción de DUTs y testbenchs en SystemVerilog

      Tema 4: Arquitectura de Procesadores Gráficos de Propósito General (GPGPUs) (8 horas)

      • Pipeline Lógico para Gráficos
      • Arquitectura GPU Unificada Básica
      • Conceptos básicos sobre programación de GPUs
      • Core SIMT: Flujo de Instrucciones y Datos
      • Sistema de memoria
      • Parámetros de las arquitecturas NVDIA

      Tema 5: Arquitecturas de Flujo de Datos (aceleradores para Deep Learning) (5 horas)

      • Principios de las Arquiteturas Sistólicas
      • Flujos de datos (dataflows)
      • Mapeo de operaciones de modelos de DNN sobre el hardware
      • Ejemplo: Google TPU

    2. Prácticas

      • Práctica 1: Construcción en PyTorch de una DNN para reconocimiento de dígitos (5 horas)

        El ser capaz de reconocer un dígito capturado en una imagen es una tarea trivial para el ser humano. Todos nosotros somos capaces de interpretar correctamente un «5» cuando lo vemos escrito, incluso con distintas grafías. Sin embargo, a pesar de lo natural que nos pueda parecer, delegar esta tarea a un sistema de cómputo ya no es tan sencillo. Los computadores codifican las imágenes como un array de valores denominados píxeles y el averiguar el dígito que codifican esos píxeles requiere de técnicas complejas de inteligencia artificial que ayuden al reconocimiento de diversos patrones en ese mar de píxeles. En esta práctica construiremos, analizaremos y evaluaremos un sistema de reconocimiento de dígitos basado en deep learning. Para ello, se utilizará PyTorch, un framework de DNNs desarrollado por Facebook que ayudará a simplificar el desarrollo.

        Al terminar el boletín el alumno debe ser capaz de:

        • Conocer los conceptos básicos sobre las redes neuronales, sus capacidades, limitaciones y funcionamiento.
        • Entender las particularidades de los procesos de entrenamiento e inferencia de una red neuronal.
        • Ser capaz de codificar un modelo de red neuronal sencillo en PyTorch, entrenarlo y usarlo posteriormente en procedimientos de inferencia.
        • Evaluar y analizar tiempos de ejecución en Python.
        Relacionado con:
        • Tema 1: Introducción (4 horas)
        • Tema 5: Arquitecturas de Flujo de Datos (aceleradores para Deep Learning) (5 horas)

      • Práctica 2: Aceleración de una DNN para reconocimiento de dígitos utilizando extensiones AVX (5 horas)

        En la práctica anterior se implementó un sistema de reconocimiento de dígitos basado en redes neuronales profundas. En esta práctica se verá cómo se ejecutan realmente las capas de la red neuronal desarrollada entonces y la forma de acelerar su ejecución utilizando para ello las extensiones AVX de los procesadores x86_64 actuales. A través de la realización del boletín, el alumno será capaz de:

        • Comprender cómo se realiza la ejecución de una capa completamente conectada en un framework como PyTorch.
        • Conocer de forma básica el funcionamiento interno de PyTorch.
        • Manejar los intrinsics de AVX y AVX2.
        • Implementar y entender algoritmos utilizando dichos intrinsics.
        Relacionado con:
        • Tema 1: Introducción (4 horas)
        • Tema 2: Arquitecturas Vectoriales y Ejecución SIMD (Single-Instruction, Multiple-Data) (6 horas)

      • Práctica 3: Diseño e imlementación de una arquitectura acelerador específica para DNNs (5 horas)

        Como hemos podido concluir a partir de las dos prácticas anteriores, la ejecución de una DNN es intensiva en cómputo y en memoria, lo cual significa que hay que recurrir a métodos como las extensiones vectoriales o el uso de arquitecturas GPU para acelerar su procesamiento. Estas arquitecturas CPU y GPU, sin embargo, no están optimizadas para este tipo de cargas de trabajo, en tanto en cuanto no proporcionan una adecuada eficiencia energética, y en algunos casos, ni siquiera serían capaces de satisfacer las necesidades de respuesta en tiempo real que podrían ser necesarias en algunas aplicaciones. Si a esto añadimos el hecho de que desde hace pocos años el uso de estas DNNs se ha masificado, no es de extrañar que distintas compañías hayan apostado fuertemente por el desarrollo de arquitecturas especializadas para dar un soporte eficiente a este tipo de cargas de trabajo. Más concretamente, en el año 2013, Google optó por realizar el diseño e implementación de una arquitectura específica para acelerar DNNs, que denominaron TPU (Tensor Processing Unit), como forma de dar respuesta al gran incremento de la necesidad computacional que se preveía para sus centros de datos como consecuencia de un mayor uso de aplicaciones basadas en DNNs. Desde entonces, el diseño de este tipo de arquitecturas es uno de los temas más candentes en el área de la arquitectura de computadores.

        En esta práctica vamos a utilizar un lenguaje de descripción de hardware o HDL (Hardware Description language), en particular SystemVerilog, para diseñar e implementar una versión muy reducida de la TPU, con el objetivo de comprender los principios básicos de diseño de este tipo de arquitecturas y cómo estas pueden ser utilizadas para el cómputo de DNNs.

        Al terminar el boletín el alumno debe ser capaz de:

        • Conocer cómo se realiza la ejecución de una DNN en una arquitectura acelerador para DNNs.
        • Conocer los conceptos más básicos de SystemVerilog.
        • Verificar el diseño de una arquitectura implementada con SystemVerilog.
        • Implementar el diseño de una arquitectura utilizando SystemVerilog.
        Relacionado con:
        • Tema 3: Implementación de Sistemas Digitales (5 horas)
        • Tema 5: Arquitecturas de Flujo de Datos (aceleradores para Deep Learning) (5 horas)

      • Práctica 4: Optimización de una arquitectura GPU para DNNs (10 horas)

        Las Unidades de Procesamiento Gráfico, o GPUs por sus siglas en inglés (Graphics Processing Units), han adquirido una enorme importancia en el mundo de la computación en las últimas décadas. Lo que comenzó como un simple chip especializado para acelerar la renderización de gráficos en videojuegos, ha evolucionado hasta convertirse en un componente esencial para el desarrollo de modelos de aprendizaje profundo, también conocidos como redes neuronales.

        Entre otros campos, las GPUs se han convertido en el caballo de batalla de la inteligencia artificial y el machine learning, permitiendo el entrenamiento y la inferencia de modelos de DNN de forma eficiente y a gran escala. Además, se han convertido en un componente clave para el desarrollo de hardware específico y aceleradores de cómputo especializados, debido a su alta capacidad de procesamiento y su capacidad de paralelización.

        En esta práctica, utlizando MGPUSim (Multi-GPU Simulator), un simulador de GPUs basado en eventos que modela la arquitectura de una GPU AMD R9 Nano, exploraremos las diferentes partes de una GPU, su arquitectura y los conceptos clave que se deben conocer para su programación y uso efectivo (a pesar de que la mayoría de las bibliotecas de deep learning más populares, TensorFlow y PyTorch, admiten el uso de GPUs, requieren cierto nivel de conocimiento del hardware para aprovechar al máximo su capacidad).

        Al terminar el boletín el alumno debe ser capaz de:

        • Conocer el diseño hardware de una arquitectura GPU.
        • Entender la influencia que los valores de diversos parámetros de una arquitectura GPU tienen sobre las prestaciones y el consumo energético.
        • Utilizar una herramienta de simulación de arquitecturas GPU para lograr un prototipado rápido de un diseño hardware.
        • Escribir adecuadamente los resultados del trabajo realizado en forma de artículo científico.
        Relacionado con:
        • Tema 1: Introducción (4 horas)
        • Tema 4: Arquitectura de Procesadores Gráficos de Propósito General (GPGPUs) (8 horas)
        • Tema 5: Arquitecturas de Flujo de Datos (aceleradores para Deep Learning) (5 horas)

  6. Actividades Formativas

    Actividad Formativa Metodología Horas Presencialidad
    A1: Actividades con grupo grande de alumnos entre las que se encuentran la presentación en el aula de los conceptos propios de la materia mediante metodología expositiva con lecciones magistrales participativas y medios audiovisuales. También se contemplan en este grupo las actividades de evaluación teórico prácticas.

    Las horas presenciales de teoría se dedicarán a la explicación de los diferentes conceptos de los temas de teoría por parte del profesor haciendo uso de la metodología de clase magistral, y la resolución de problemas teóricos.

    		30.0 38.2
    A3: Actividades con grupo pequeño en el laboratorio relacionadas con la componente práctica de las asignaturas, desarrollo de trabajos con equipo técnico especializado, desarrollo de programas, etc.

    Realización de las prácticas propuestas a partir de la documentación (boletines de prácticas) proporcionada por el profesor.

    		 24.0 39.3
    A4: Tutorías individualizadas o en grupo muy pequeño orientadas a la dirección, supervisión y asesoría por parte del un profesor de la asignatura, del tutor en el caso de Trabajo Fin de Grado, supervisión del tutor de empresa en el caso de Prácticas de Empresa que de forma periódica constate y redirija el trabajo del alumno hacia la consecución de los objetivo marcados.

    Resolución de las dudas planteadas por los alumnos.

    		 6.0 10.0
    A5: Estudio y trabajo autónomo orientado a la asimilación de contenidos, realización de problemas, ejercicios o redacción de informes técnicos o memorias descriptivas, desarrollo de proyectos o prácticas individuales o en

    El trabajo autónomo del alumno para las actividades de teoría consiste, en primer lugar, en la consulta del material bibliográfico de cara a afianzar y completar los contenidos expuestos en clase y, en segundo lugar, resolver las cuestiones que el profesor pueda ir planteando en clase.

    El trabajo autónomo del alumno para las actividades de laboratorio consiste, en primer lugar, en la lectura de los boletines de cada una de las prácticas con anterioridad a la sesión correspondiente, y en segundo lugar, llevar a cabo la realización de los ejercicios planteados en cada boletín.

    		 90.0 0.0
    Totales 150,00

  7. Horario de la asignatura

    https://www.um.es/web/estudios/grados/informatica/2026-27#horarios

  8. Sistemas de Evaluación

    Identificador Denominación del instrumento de evaluación Criterios de Valoración Ponderación
    IE1 Examen teórico-práctico. En este instrumento incluimos desde el tradicional examen escrito o tipo test hasta los exámenes basados en resolución de problemas, pasando por los de tipo mixto que incluyen cuestiones cortas o de desarrollo teórico junto con pequeños problemas. También se incluye aquí la consideración de la participación activa del alumno en clase, la entrega de ejercicios o realización de pequeños trabajos escritos y presentaciones.

    En cada convocatoria se realizará un examen final en el que se plantearán una serie de cuestiones teórico-prácticas (preguntas tipo test, de respuestas corta o problemas) para evaluar los contenidos de los temas que configuran la parte de teoría.

    		 60.0
    IE2 Informe técnico. En este instrumento incluimos los resultados de actividades prácticas, o de laboratorio, junto con sus memorias descriptivas. Los resúmenes del estado del arte o memorias de investigación sobre temas concretos. Y la posibilidad de realizar entrevistas personales o presentaciones de los trabajos realizados también entran en esta categoría.

    De cada una de las prácticas habrá que presentar una memoria en la que se explique cómo se han abordado los aspectos más importantes de la práctica correspondiente. Las prácticas podrán realizarse de forma individual o en grupos de hasta 2 alumnos. Las prácticas 1, 2 y 3, representarán cada una de ellas, un 20% de la nota total de prácticas. La práctica 4 representará el 40% de la nota final de prácticas. Además, se realizará en cada convocatoria una entrevista de las prácticas entregadas que tendrá influencia en la nota final de prácticas.

    		 40.0

  9. Fechas de exámenes

    https://www.um.es/web/estudios/grados/informatica/2026-27#examenes

  10. Resultados del Aprendizaje

    · Conocer las características de las aplicaciones multimedia (relacionado con el Tema 1 y el Tema 4)

    · Conocer y comparar las diferentes extensiones multimedia en procesadores de propósito general (relacionado con el Tema 2)

    · Programar aplicaciones con extensiones multimedia para mejorar el tiempo de ejecución (relacionado con el Tema 2 y la Práctica 2)

    · Describir la arquitectura y el funcionamiento de arquitecturas diseñadas específicamente para el procesamiento de aplicaciones multimedia (relacionado con el Tema 1, Tema 2 y Tema 4, y con la Prácticas 2 y Práctica 4)

    · Describir el funcionamiento y la organización de DSP y otros procesadores de propósito específico (relacionado con el Tema 3, Tema 4 y Tema 5, y con la Práctica 3 y Práctica 4)

    · Conocer y aprender la programación de aplicaciones para arquitecturas DSP y otros procesadores de propósito específico (relacionado con la Práctica 1 y Práctica 2)

    · Entender la implementación de un sistema operativo para arquitecturas multimedia (relacionado con el Tema 4)

    · Desarrollar habilidades de iniciación a la investigación (relacionado con la Práctica 4)

  11. Bibliografía

    Bibliografía básica

    Bibliografía complementaria

  12. Observaciones

    NECESIDADES EDUCATIVAS ESPECIALES

    Aquellos estudiantes con discapacidad o necesidades educativas especiales podrán dirigirse al Servicio de Atención a la Diversidad y Voluntariado (ADYV - https://www.um.es/adyv) para recibir orientación sobre un mejor aprovechamiento de su proceso formativo y, en su caso, la adopción de medidas de equiparación y de mejora para la inclusión, en virtud de la Resolución Rectoral R-358/2016. El tratamiento de la información sobre este alumnado, en cumplimiento con la LOPD, es de estricta confidencialidad.

    EVALUACIÓN

    En el procedimiento de evaluación resultarán de aplicación el artículo 135.1.v) de los Estatutos de la Universidad de Murcia, el artículo 8.6 del Reglamento de Evaluación de Estudiantes (REVA) y la instrucción SG 18/2026 del secretario general de la Universidad de Murcia que interpreta estas normas, disponible en este enlace: https://sede.um.es/sede/documento/normativa/instruccion-del-secretario-general-sg-18-2026-sobre-la-interpretacion-y-aplicacion-del-art-135-1-v-estatutos-umu/24199.pdf

    Se recuerda asimismo que el artículo 22.1 del Reglamento de Evaluación de Estudiantes (REVA) estipula que "el o la estudiante que se valga de conductas fraudulentas, incluida la indebida atribución de identidad o autoría, o esté en posesión de medios o instrumentos que faciliten dichas conductas, obtendrá la calificación de cero en el procedimiento de evaluación y, en su caso, podrá ser objeto de sanción, previa apertura de expediente disciplinario".

    OBSERVACIONES DEL EQUIPO DOCENTE

    DETALLES ADICIONALES SOBRE LA EVALUACIÓN

    La evaluación de la asignatura se realizará en dos partes, teoría y prácticas, que se califican de forma independiente. Es necesario aprobar ambas para poder aprobar la asignatura. La nota final de la asignatura se obtiene haciendo la media ponderada de la parte de teoría y la de prácticas una vez que estén aprobadas ambas de forma independiente. La asignatura se considerará aprobada cuando la nota final obtenida sea igual o superior a 5. En las convocatorias extraordinarias III y I, las calificaciones obtenidas en teoría y prácticas se ponderarán de la misma forma.

    Es posible aprobar cada parte de la asignatura en convocatorias diferentes (II, III, I). Una vez aprobada una parte, su nota se guardará hasta la convocatoria I. Una vez aprobadas las dos partes, se calculará la nota final y se aplicará al acta de la convocatoria correspondiente.

    En caso de que el alumno se presente a solo una de las dos partes (teoría o prácticas) y la apruebe, obtendrá una calificación de «No presentado» en el acta de la convocatoria correspondiente. Si, por el contrario, se presenta a solo una de las partes y no la aprueba, o se presenta a ambas y no aprueba alguna de ellas, obtendrá una calificación de «Suspenso» en el acta.

    Las prácticas se mantendrán sin cambios durante las convocatorias de II, III y I.

    OBJETIVOS DE DESARROLLO SOSTENIBLE

    Esta asignatura se encuentra vinculada de forma directa con el Objetivo de Desarrollo Sostenible 9 «Industria, Innovación e Infraestructura».